黑龍江基于單片機(jī)的數(shù)字電壓表課程設(shè)計(jì)點(diǎn)擊了解更多【瑞泰威科技】

IC什么怎么設(shè)計(jì)的？

在 IC 生產(chǎn)流程中，IC 多由專業(yè) IC 設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì)，像是聯(lián)發(fā)科、高通、Intel 等大廠，都自行設(shè)計(jì)各自的 IC 芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。因?yàn)?IC 是由各廠自行設(shè)計(jì)，所以 IC 設(shè)計(jì)十分仰賴工程師的技術(shù)，工程師的素質(zhì)影響著一間企業(yè)的價(jià)值。然而，工程師們?cè)谠O(shè)計(jì)一顆 IC 芯片時(shí)，究竟有那些步驟？設(shè)計(jì)流程可以簡(jiǎn)單分成如下。因?yàn)槟MIC通常要輸出高電壓或者大電流來(lái)驅(qū)動(dòng)其他元件，而CMOS工藝的驅(qū)動(dòng)能力很差。

設(shè)計(jì)步，訂定目標(biāo)

在 IC 設(shè)計(jì)中，的步驟就是規(guī)格制定。這個(gè)步驟就像是在設(shè)計(jì)建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進(jìn)行設(shè)計(jì)，這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。當(dāng)我們對(duì)一個(gè)設(shè)計(jì)的引腳名字進(jìn)行改動(dòng)的時(shí)候，我們無(wú)須改動(dòng)驅(qū)動(dòng)這個(gè)接口的方法，而是只需要在例化該事務(wù)交易處理器的時(shí)候，給虛接口綁定對(duì)應(yīng)連接的實(shí)體接口即可。IC 設(shè)計(jì)也需要經(jīng)過(guò)類似的步驟，才能確保設(shè)計(jì)出來(lái)的芯片不會(huì)有任何差錯(cuò)。

規(guī)格制定的步便是確定 IC 的目的、效能為何，對(duì)大方向做設(shè)定。接著是察看有哪些協(xié)議要符合，像無(wú)線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范，不然，這芯片將無(wú)法和市面上的產(chǎn)品兼容，使它無(wú)法和其他設(shè)備聯(lián)機(jī)。Foundry廠都有對(duì)金屬密度的規(guī)定，使其金屬密度不要低于一定的值，以防在芯片制造過(guò)程中的刻蝕階段對(duì)連線的金屬層過(guò)度刻蝕從而降低電路的性能。后則是確立這顆 IC 的實(shí)作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。

設(shè)計(jì)完規(guī)格后，接著就是設(shè)計(jì)芯片的細(xì)節(jié)了。這個(gè)步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來(lái)，方便后續(xù)制圖。在 IC 芯片中，便是使用硬件描述語(yǔ)言（HDL）將電路描寫出來(lái)。主要的工具有：LEDALEDA是可編程的語(yǔ)法和設(shè)計(jì)規(guī)范檢查工具，它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進(jìn)行檢查，加速SoC的設(shè)計(jì)流程。常使用的 HDL 有 Verilog、VHDL 等，藉由程序代碼便可輕易地將一顆 IC 地菜單達(dá)出來(lái)。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。

▲ 32 bits 加法器的 Verilog 范例。

有了計(jì)算機(jī)，事情都變得容易

有了完整規(guī)畫后，接下來(lái)便是畫出平面的設(shè)計(jì)藍(lán)圖。在 IC 設(shè)計(jì)中，邏輯合成這個(gè)步驟便是將確定無(wú)誤的 HDL code，放入電子設(shè)計(jì)自動(dòng)化工具（EDA tool），讓計(jì)算機(jī)將 HDL code 轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。不管是在空氣流通的熱帶區(qū)域中，還是在潮濕的區(qū)域中運(yùn)輸，潮濕都是顯著增加電子工業(yè)開(kāi)支的原因。之后，反復(fù)的確定此邏輯閘設(shè)計(jì)圖是否符合規(guī)格并修改，直到功能正確為止。

數(shù)字IC應(yīng)用驗(yàn)證方真技術(shù)研究

應(yīng)用驗(yàn)證是指導(dǎo)IC元器件在系統(tǒng)中的可靠應(yīng)用的關(guān)鍵,重點(diǎn)要關(guān)注應(yīng)用系統(tǒng)對(duì)器件接口信號(hào)的影響,因此無(wú)論是采用純軟件還是軟硬件協(xié)同的方式進(jìn)行應(yīng)用驗(yàn)證都需要先完成應(yīng)用系統(tǒng)的PCB工作。本文提出的應(yīng)用驗(yàn)證技術(shù)方案以基IBIS模型在多個(gè)平臺(tái)進(jìn)行PCB SI(Signal Integrity)的方式提取出所需的數(shù)據(jù),實(shí)現(xiàn)對(duì)系統(tǒng)應(yīng)用環(huán)境的模擬;在此基礎(chǔ)上通過(guò)軟件和軟硬件協(xié)同兩種方法來(lái)實(shí)現(xiàn)數(shù)字IC器件的應(yīng)用驗(yàn)證?，F(xiàn)將目前較為流行的測(cè)試方法加以簡(jiǎn)單歸類和闡述，力求達(dá)到拋磚引玉的作用。為保證應(yīng)用驗(yàn)證的順利進(jìn)行,對(duì)方案中涉及到的IBIS建模、PCB SI和S參數(shù)的提取及等技術(shù)進(jìn)行了研究。

提出的應(yīng)用驗(yàn)證技術(shù)方案的指導(dǎo)下,以SRAM的應(yīng)用驗(yàn)證為例進(jìn)行了相關(guān)的技術(shù)探索。首先對(duì)IBIS模型建模技術(shù)進(jìn)行了深入研究,并完成了SRAM以及80C32等相關(guān)IC器件的IBIS模型建模工作;接著基于IBIS模型進(jìn)行PCB SI,模擬了SRAM的板級(jí)應(yīng)用環(huán)境并提取了應(yīng)用驗(yàn)證所需的數(shù)據(jù);后分別對(duì)適用于SRAM的軟件平臺(tái)和軟硬件協(xié)同平臺(tái)進(jìn)行了相關(guān)設(shè)計(jì),并完成了SRAM的應(yīng)用驗(yàn)證。在電流密度很高的導(dǎo)體上，電子的流動(dòng)會(huì)產(chǎn)生不小的動(dòng)量，這種動(dòng)量作用在金屬原子上時(shí)，就可能使一些金屬原子脫離金屬表面到處流竄，結(jié)果就會(huì)導(dǎo)致原本光滑的金屬導(dǎo)線的表面變得凹凸不平，造成性的損害。通過(guò)對(duì)SRAM的應(yīng)用驗(yàn)證,證明了本文所提出的應(yīng)用驗(yàn)證技術(shù)方案的可行性。

ESD保護(hù)電路的數(shù)字邏輯芯片檢測(cè)

數(shù)字電子技術(shù)是普通高校電子類相關(guān)專業(yè)的必修課程,主要包含組合邏輯電路和時(shí)序邏輯電路兩部分內(nèi)容及其應(yīng)用。數(shù)字電子技術(shù)又是一門實(shí)踐性很強(qiáng)的課程,需要學(xué)生動(dòng)手做實(shí)驗(yàn)來(lái)加深對(duì)數(shù)字邏輯芯片工作原理的理解。對(duì)于當(dāng)今所有的IC設(shè)計(jì)，DCUltra是可以利用的的綜合平臺(tái)。數(shù)字電路實(shí)驗(yàn)離不開(kāi)數(shù)字邏輯芯片,很多高校每年都會(huì)采購(gòu)一批數(shù)字邏輯芯片,芯片復(fù)用率很低,造成了數(shù)字邏輯芯片的嚴(yán)重浪費(fèi)。

數(shù)字電路實(shí)驗(yàn)會(huì)使用到許多不同類型的數(shù)字邏輯芯片。由于儲(chǔ)存方法不當(dāng)、實(shí)驗(yàn)平臺(tái)不完善、學(xué)生不規(guī)范操作等原因,數(shù)字邏輯芯片經(jīng)常發(fā)生損壞。由于其故障類型多樣、檢測(cè)過(guò)程繁瑣,因此實(shí)驗(yàn)室管理人員難以及時(shí)排查故障芯片。本文基于芯片ESD保護(hù)原理、故障字典法研究設(shè)計(jì)了一種數(shù)字邏輯芯片自動(dòng)化檢測(cè)系統(tǒng)。該系統(tǒng)可檢測(cè)數(shù)字邏輯芯片是否有短路、斷路和邏輯功能錯(cuò)誤等故障,并可確定具體的故障引腳位置,通過(guò)LCD液晶屏或上位機(jī)將檢測(cè)結(jié)果展示給用戶。邏輯綜合需要基于特定的綜合庫(kù)，不同的庫(kù)中，門電路基本標(biāo)準(zhǔn)單元（standardcell）的面積，時(shí)序參數(shù)是不一樣的。經(jīng)過(guò)實(shí)際的試驗(yàn)和數(shù)據(jù)分析可以得出:該檢測(cè)系統(tǒng)可以較好地檢測(cè)數(shù)字邏輯芯片故障,單枚芯片檢測(cè)時(shí)間大約為3秒,且檢測(cè)準(zhǔn)確率高達(dá)99.4%、運(yùn)行功耗低至0.44W。非常適合在開(kāi)設(shè)數(shù)字電子技術(shù)課程的高校中推廣應(yīng)用,同時(shí)也可用于芯片制造公司的成品檢測(cè)。

數(shù)字ic設(shè)計(jì)之綜合介紹

在數(shù)字IC設(shè)計(jì)流程中，前端設(shè)計(jì)工程師，根據(jù)SPEC，完成RTL實(shí)現(xiàn)之后，有一步非常重要的環(huán)節(jié)，就是綜合，那么什么是綜合呢？

綜合是一種在眾多結(jié)構(gòu)、速度、功能已知的邏輯單元庫(kù)的基礎(chǔ)上，以滿足時(shí)序、面積、邏輯網(wǎng)絡(luò)結(jié)構(gòu)為目標(biāo)的從寄存器傳輸級(jí)（RTL）到門級(jí)的映射方案，它將行為級(jí)描述，映射成為了要求工藝庫(kù)下的，標(biāo)準(zhǔn)門單元電路的拓?fù)溥B接。

瑞泰威驅(qū)動(dòng)IC廠家，是國(guó)內(nèi)IC電子元器件的代理銷售企業(yè)，專業(yè)從事各類驅(qū)動(dòng)IC、存儲(chǔ)IC、傳感器IC、觸摸IC銷售，品類齊全，具備上百個(gè)型號(hào)。