【廣告】
IC什么怎么設(shè)計的?
在 IC 生產(chǎn)流程中,IC 多由專業(yè) IC 設(shè)計公司進行規(guī)劃、設(shè)計,像是聯(lián)發(fā)科、高通、Intel 等大廠,都自行設(shè)計各自的 IC 芯片,提供不同規(guī)格、效能的芯片給下游廠商選擇。因為 IC 是由各廠自行設(shè)計,所以 IC 設(shè)計十分仰賴工程師的技術(shù),工程師的素質(zhì)影響著一間企業(yè)的價值。然而,工程師們在設(shè)計一顆 IC 芯片時,究竟有那些步驟?設(shè)計流程可以簡單分成如下。因為模擬IC通常要輸出高電壓或者大電流來驅(qū)動其他元件,而CMOS工藝的驅(qū)動能力很差。
設(shè)計步,訂定目標
在 IC 設(shè)計中,的步驟就是規(guī)格制定。這個步驟就像是在設(shè)計建筑前,先決定要幾間房間、浴室,有什么建筑法規(guī)需要遵守,在確定好所有的功能之后在進行設(shè)計,這樣才不用再花額外的時間進行后續(xù)修改。當(dāng)我們對一個設(shè)計的引腳名字進行改動的時候,我們無須改動驅(qū)動這個接口的方法,而是只需要在例化該事務(wù)交易處理器的時候,給虛接口綁定對應(yīng)連接的實體接口即可。IC 設(shè)計也需要經(jīng)過類似的步驟,才能確保設(shè)計出來的芯片不會有任何差錯。
規(guī)格制定的步便是確定 IC 的目的、效能為何,對大方向做設(shè)定。接著是察看有哪些協(xié)議要符合,像無線網(wǎng)卡的芯片就需要符合 IEEE 802.11 等規(guī)范,不然,這芯片將無法和市面上的產(chǎn)品兼容,使它無法和其他設(shè)備聯(lián)機。Foundry廠都有對金屬密度的規(guī)定,使其金屬密度不要低于一定的值,以防在芯片制造過程中的刻蝕階段對連線的金屬層過度刻蝕從而降低電路的性能。后則是確立這顆 IC 的實作方法,將不同功能分配成不同的單元,并確立不同單元間鏈接的方法,如此便完成規(guī)格的制定。
設(shè)計完規(guī)格后,接著就是設(shè)計芯片的細節(jié)了。這個步驟就像初步記下建筑的規(guī)畫,將整體輪廓描繪出來,方便后續(xù)制圖。在 IC 芯片中,便是使用硬件描述語言(HDL)將電路描寫出來。主要的工具有:LEDALEDA是可編程的語法和設(shè)計規(guī)范檢查工具,它能夠?qū)θ酒腣HDL和Verilog描述、或者兩者混合描述進行檢查,加速SoC的設(shè)計流程。常使用的 HDL 有 Verilog、VHDL 等,藉由程序代碼便可輕易地將一顆 IC 地菜單達出來。接著就是檢查程序功能的正確性并持續(xù)修改,直到它滿足期望的功能為止。
▲ 32 bits 加法器的 Verilog 范例。
有了計算機,事情都變得容易
有了完整規(guī)畫后,接下來便是畫出平面的設(shè)計藍圖。在 IC 設(shè)計中,邏輯合成這個步驟便是將確定無誤的 HDL code,放入電子設(shè)計自動化工具(EDA tool),讓計算機將 HDL code 轉(zhuǎn)換成邏輯電路,產(chǎn)生如下的電路圖。不管是在空氣流通的熱帶區(qū)域中,還是在潮濕的區(qū)域中運輸,潮濕都是顯著增加電子工業(yè)開支的原因。之后,反復(fù)的確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改,直到功能正確為止。
數(shù)字IC應(yīng)用驗證方真技術(shù)研究
應(yīng)用驗證是指導(dǎo)IC元器件在系統(tǒng)中的可靠應(yīng)用的關(guān)鍵,重點要關(guān)注應(yīng)用系統(tǒng)對器件接口信號的影響,因此無論是采用純軟件還是軟硬件協(xié)同的方式進行應(yīng)用驗證都需要先完成應(yīng)用系統(tǒng)的PCB工作。本文提出的應(yīng)用驗證技術(shù)方案以基IBIS模型在多個平臺進行PCB SI(Signal Integrity)的方式提取出所需的數(shù)據(jù),實現(xiàn)對系統(tǒng)應(yīng)用環(huán)境的模擬;在此基礎(chǔ)上通過軟件和軟硬件協(xié)同兩種方法來實現(xiàn)數(shù)字IC器件的應(yīng)用驗證。現(xiàn)將目前較為流行的測試方法加以簡單歸類和闡述,力求達到拋磚引玉的作用。為保證應(yīng)用驗證的順利進行,對方案中涉及到的IBIS建模、PCB SI和S參數(shù)的提取及等技術(shù)進行了研究。
提出的應(yīng)用驗證技術(shù)方案的指導(dǎo)下,以SRAM的應(yīng)用驗證為例進行了相關(guān)的技術(shù)探索。首先對IBIS模型建模技術(shù)進行了深入研究,并完成了SRAM以及80C32等相關(guān)IC器件的IBIS模型建模工作;接著基于IBIS模型進行PCB SI,模擬了SRAM的板級應(yīng)用環(huán)境并提取了應(yīng)用驗證所需的數(shù)據(jù);后分別對適用于SRAM的軟件平臺和軟硬件協(xié)同平臺進行了相關(guān)設(shè)計,并完成了SRAM的應(yīng)用驗證。在電流密度很高的導(dǎo)體上,電子的流動會產(chǎn)生不小的動量,這種動量作用在金屬原子上時,就可能使一些金屬原子脫離金屬表面到處流竄,結(jié)果就會導(dǎo)致原本光滑的金屬導(dǎo)線的表面變得凹凸不平,造成性的損害。通過對SRAM的應(yīng)用驗證,證明了本文所提出的應(yīng)用驗證技術(shù)方案的可行性。
ESD保護電路的數(shù)字邏輯芯片檢測
數(shù)字電子技術(shù)是普通高校電子類相關(guān)專業(yè)的必修課程,主要包含組合邏輯電路和時序邏輯電路兩部分內(nèi)容及其應(yīng)用。數(shù)字電子技術(shù)又是一門實踐性很強的課程,需要學(xué)生動手做實驗來加深對數(shù)字邏輯芯片工作原理的理解。對于當(dāng)今所有的IC設(shè)計,DCUltra是可以利用的的綜合平臺。數(shù)字電路實驗離不開數(shù)字邏輯芯片,很多高校每年都會采購一批數(shù)字邏輯芯片,芯片復(fù)用率很低,造成了數(shù)字邏輯芯片的嚴重浪費。
數(shù)字電路實驗會使用到許多不同類型的數(shù)字邏輯芯片。由于儲存方法不當(dāng)、實驗平臺不完善、學(xué)生不規(guī)范操作等原因,數(shù)字邏輯芯片經(jīng)常發(fā)生損壞。由于其故障類型多樣、檢測過程繁瑣,因此實驗室管理人員難以及時排查故障芯片。本文基于芯片ESD保護原理、故障字典法研究設(shè)計了一種數(shù)字邏輯芯片自動化檢測系統(tǒng)。該系統(tǒng)可檢測數(shù)字邏輯芯片是否有短路、斷路和邏輯功能錯誤等故障,并可確定具體的故障引腳位置,通過LCD液晶屏或上位機將檢測結(jié)果展示給用戶。邏輯綜合需要基于特定的綜合庫,不同的庫中,門電路基本標準單元(standardcell)的面積,時序參數(shù)是不一樣的。經(jīng)過實際的試驗和數(shù)據(jù)分析可以得出:該檢測系統(tǒng)可以較好地檢測數(shù)字邏輯芯片故障,單枚芯片檢測時間大約為3秒,且檢測準確率高達99.4%、運行功耗低至0.44W。非常適合在開設(shè)數(shù)字電子技術(shù)課程的高校中推廣應(yīng)用,同時也可用于芯片制造公司的成品檢測。
數(shù)字ic設(shè)計之綜合介紹
在數(shù)字IC設(shè)計流程中,前端設(shè)計工程師,根據(jù)SPEC,完成RTL實現(xiàn)之后,有一步非常重要的環(huán)節(jié),就是綜合,那么什么是綜合呢?
綜合是一種在眾多結(jié)構(gòu)、速度、功能已知的邏輯單元庫的基礎(chǔ)上,以滿足時序、面積、邏輯網(wǎng)絡(luò)結(jié)構(gòu)為目標的從寄存器傳輸級(RTL)到門級的映射方案,它將行為級描述,映射成為了要求工藝庫下的,標準門單元電路的拓撲連接。
瑞泰威驅(qū)動IC廠家,是國內(nèi)IC電子元器件的代理銷售企業(yè),專業(yè)從事各類驅(qū)動IC、存儲IC、傳感器IC、觸摸IC銷售,品類齊全,具備上百個型號。